基于UVM的SoC環(huán)境中PCIe驗證平臺設(shè)計

摘要： 系統(tǒng)級芯片(SoC)集成多種外設(shè)接口，其外設(shè)接口的驗證工作已經(jīng)成為芯片開發(fā)最耗時的環(huán)節(jié)之一。PCIe協(xié)議為系統(tǒng)內(nèi)部提供了高速的點對點串行互聯(lián)服務(wù)，同時還支持熱插拔和熱交換，逐漸成為一種通用的總線協(xié)議。使用傳統(tǒng)硬件描述語言(HDL)對PCIe接口設(shè)計進行驗證時，存在短時間內(nèi)難以覆蓋多種設(shè)計場景和邊界條件，以及驗證不完備等問題。為了解決上述問題，利用統(tǒng)一驗證方法學(xué)(UVM)搭建1個...