基于兩次時(shí)間內(nèi)插的FPGA-TDC設(shè)計(jì)
清華大學(xué)學(xué)報(bào)(自然科學(xué)版)
頁數(shù): 9 2024-01-02
摘要: 減少基于現(xiàn)場可編程門陣列實(shí)現(xiàn)的時(shí)間數(shù)字轉(zhuǎn)換器(FPGA-TDC)中延遲單元的延遲時(shí)間,可以提高TDC分辨率,但是需要構(gòu)建更長的抽頭延遲鏈,使延遲單元積累更多的非線性,導(dǎo)致系統(tǒng)線性度惡化。該文在粗計(jì)數(shù)與細(xì)計(jì)數(shù)結(jié)合架構(gòu)的基礎(chǔ)上,利用Xilinx Virtex UltraScale+FPGA平臺設(shè)計(jì)出一種基于兩次時(shí)間內(nèi)插的FPGA-TDC,并用于時(shí)間信號量化過程中的細(xì)計(jì)數(shù)階段。通過對...