輕量級卷積神經(jīng)網(wǎng)絡(luò)的硬件加速方法

摘要： 為提升輕量級卷積神經(jīng)網(wǎng)絡(luò)在硬件平臺的資源利用效率和推理速度，基于軟硬件協(xié)同優(yōu)化的思想，提出一種面向FPGA平臺的輕量級卷積神經(jīng)網(wǎng)絡(luò)加速器，并針對網(wǎng)絡(luò)結(jié)構(gòu)的特性設(shè)計專門的硬件架構(gòu)。與多級并行策略結(jié)合，設(shè)計一種統(tǒng)一的卷積層計算單元。為降低模型存儲成本、提高加速器的吞吐量，提出一種基于可微閾值的選擇性移位量化方案，使計算單元能夠以硬件友好的形式執(zhí)行計算。實驗結(jié)果表明，在Arria 1...