基于0.18μm CMOS工藝的低功耗采樣保持電路

摘要： 基于0.18μm CMOS工藝設(shè)計了一款用于ADC前端的采樣保持電路，電路采用輸入緩沖器-采樣開關(guān)-輸出緩沖器三級結(jié)構(gòu)實現(xiàn)。為提高采樣保持電路的保持平穩(wěn)度，設(shè)計了信號饋通和時鐘饋通消除結(jié)構(gòu)。為改善頻率響應(yīng)，設(shè)計了無源負(fù)反饋結(jié)構(gòu)并研究了器件參數(shù)對電路性能的影響。仿真結(jié)果表明，該饋通消除結(jié)構(gòu)能夠提升保持階段的平穩(wěn)度，負(fù)反饋可將增益提升36 dB。該電路在800 MS/s采樣率、12... （共7頁）