80 Gbit/s PAM4光接收機低噪聲模擬前端電路設計

摘要： 采用UMC 28 nm CMOS工藝，設計了一款應用于光接收機、工作在80 Gbit/s PAM4的低噪聲模擬前端電路(AFE)。對噪聲和帶寬進行折中設計，采用了跨阻放大器(TIA)級聯(lián)連續(xù)時間線性均衡器(CTLE)技術和輸入電感峰化技術。為了更好地控制低頻增益，進一步拓展帶寬，采用了跨導跨阻(g_m-TIA)結(jié)構的VGA。在輸入電容100 fF和供電電壓1.2 V下，實現(xiàn)的跨...