一種基于FPGA的深度神經(jīng)網(wǎng)絡(luò)硬件加速器系統(tǒng)

摘要： 深度神經(jīng)網(wǎng)絡(luò)目標(biāo)檢測算法計算復(fù)雜度高、模型復(fù)雜，對硬件平臺的算力有很高需求，針對以上問題，設(shè)計了一種基于現(xiàn)場可編程門陣列(field programmable gate array, FPGA)芯片的硬件專用加速器.通過軟硬件協(xié)同方法，設(shè)計具有高并行度及深度流水的片上架構(gòu)，并使用模型量化、結(jié)構(gòu)優(yōu)化等方法對神經(jīng)網(wǎng)絡(luò)模型進(jìn)行優(yōu)化.在所設(shè)計的加速器系統(tǒng)中進(jìn)行神經(jīng)網(wǎng)絡(luò)目標(biāo)檢測算法的部署...