基于MLIR的數(shù)據(jù)流模型

摘要： 在馮諾依曼架構(gòu)下，指令集的使用讓軟硬件得以解耦并各自飛速發(fā)展。然而，近年來并行多核架構(gòu)加速器的熱潮為馮諾依曼架構(gòu)下的順序編程模型帶來了挑戰(zhàn)。在順序編程模型下設(shè)計而成的指令集缺乏對并行硬件的抽象，因此僅僅使用指令集已不能完全完成軟硬件的解耦。人工智能軟件編譯棧領(lǐng)域需要新的編程模型，以對接順序執(zhí)行的編程平臺和并行多核的硬件后端，并進一步探索并行硬件提供的優(yōu)化機會。使用數(shù)據(jù)流模型作為...