嵌入式異構(gòu)智能計(jì)算系統(tǒng)并行多流水線設(shè)計(jì)

摘要： 嵌入式智能計(jì)算系統(tǒng)因其功耗受限和多傳感器實(shí)時(shí)智能處理需要，對(duì)硬件平臺(tái)的智能算力能效比和智能計(jì)算業(yè)務(wù)并行度提出了嚴(yán)峻挑戰(zhàn).傳統(tǒng)嵌入式計(jì)算系統(tǒng)常采用的DSP+FPGA數(shù)字信號(hào)處理架構(gòu)，無法適用于多個(gè)神經(jīng)網(wǎng)絡(luò)模型加速場(chǎng)景.本文基于ARM+DLP+SRIO嵌入式異構(gòu)智能計(jì)算架構(gòu)，利用智能處理器多片多核多內(nèi)存通道特性，提出了并行多流水線設(shè)計(jì)方法 .該方法充分考慮智能計(jì)算業(yè)務(wù)中數(shù)據(jù)傳輸、拷...