一種加速訪存地址計(jì)算的編譯優(yōu)化

摘要： 在國產(chǎn)申威高性能多核服務(wù)器系統(tǒng)中，基礎(chǔ)編譯系統(tǒng)對應(yīng)用程序中訪存操作進(jìn)行代碼生成時(shí)，沒有考慮國產(chǎn)處理器指令特征，導(dǎo)致編譯器生成的訪存地址計(jì)算代碼效率較低，影響國產(chǎn)高性能處理器的性能。為充分發(fā)揮國產(chǎn)處理器高性能計(jì)算能力，提出一種加速訪存地址計(jì)算的編譯優(yōu)化方法。加速訪存地址計(jì)算編譯優(yōu)化基于處理器支持帶擴(kuò)展因子的運(yùn)算指令，在編譯器后端內(nèi)存地址表達(dá)式合法性檢查中，添加針對乘加模式的地址計(jì)...