面向RISC-V處理器的高速浮點(diǎn)單元設(shè)計(jì)
電子器件
頁數(shù): 7 2022-12-20
摘要: 浮點(diǎn)單元是高性能處理器的速度瓶頸之一,基于廣泛應(yīng)用的開源RISC-V浮點(diǎn)單元原型,設(shè)計(jì)了一種面向RISC-V處理器的高速浮點(diǎn)單元。對該原型中時(shí)序最差的浮點(diǎn)融合乘加、整數(shù)轉(zhuǎn)浮點(diǎn)、除法開方子模塊分別進(jìn)行靜態(tài)時(shí)序分析,并定位其中需要優(yōu)化的關(guān)鍵模塊。針對該浮點(diǎn)單元原型中存在的問題,提出基于算法優(yōu)化和流水線優(yōu)化的設(shè)計(jì)思路,設(shè)計(jì)基4 Booth-Wallace乘法模塊替代原有多位寬乘法模塊... (共7頁)