面向Verilog HDL的信息化在線仿真平臺設(shè)計(jì)

摘要： 針對 “ 計(jì)算機(jī)組成原理與接口技術(shù) “ 課程實(shí)驗(yàn)教學(xué)中Verilog HDL微處理器實(shí)驗(yàn),設(shè)計(jì)了一個(gè)信息化在線仿真平臺,該平臺支持個(gè)性化實(shí)驗(yàn)任務(wù)布置、設(shè)計(jì)代碼提交、設(shè)計(jì)自動(dòng)化仿真驗(yàn)證及評分、仿真結(jié)果圖形化呈現(xiàn)、學(xué)生實(shí)驗(yàn)行為數(shù)據(jù)收集等功能。
此平臺更加科學(xué)和公平的方法實(shí)現(xiàn)了仿真驗(yàn)收以及實(shí)驗(yàn)評分,為教師定位教學(xué)難點(diǎn)、改進(jìn)教學(xué)方法、提高教學(xué)質(zhì)量提供了參考依據(jù)。 （共6頁）