基本概念
IC設計涉及硬件軟件兩方面專業(yè)知識。硬件包括數(shù)字邏輯電路的原理和應用、模擬電路、高頻電路等。軟件包括基礎的數(shù)字邏輯描述語言,如VHDL等,微機匯編語言及C語言。作為初學者,需要了解IC設計的基本流程:基本清楚系統(tǒng)、前端、后端設計和驗證的過程,IC設計同半導體物理、通信或多媒體系統(tǒng)設計之間的關系,了解數(shù)字電路、混合信號的基本設計過程。
IC設計是將系統(tǒng)、邏輯與性能的設計要求轉化為具體的物理版圖的過程,也是一個把產(chǎn)品從抽象的過程一步步具體化、直至最終物理實現(xiàn)的過程。為了完成這一過程,人們研究出了層次化和結構化的設計方法:層次化的設計方法能使復雜的系統(tǒng)簡化,并能在不同的設計層次及時發(fā)現(xiàn)錯誤并加以糾正;結構化的設計方法是把復雜抽象的系統(tǒng)劃分成一些可操作的模塊,允許多個設計者同時設計,而且某些子模塊的資源可以共享。
IC設計簡單的說就是硬件電路設計。設計者根據(jù)設計要求,提出設計構思,并將這個構思逐步細化,直到具體代碼實現(xiàn);在由代碼綜合出門及網(wǎng)表,生成版圖,最終制成產(chǎn)品的過程。在IC產(chǎn)品的設計中,好的設計思想價值千金,當然,有了好的設計思想之后,也需要高水平的設計技能來實現(xiàn)。
集成電路設計流程
集成電路設計的流程一般先要進行軟硬件劃分,將設計基本分為兩部分:芯片硬件設計和軟件協(xié)同設計。
芯片硬件設計包括:
1.功能設計階段。
設計人員產(chǎn)品的應用場合,設定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格,以做為將來電路設計時的依據(jù)。更可進一步規(guī)劃軟件模塊及硬件模塊該如何劃分,哪些功能該整合于SOC 內(nèi),哪些功能可以設計在電路板上。
2.設計描述和行為級驗證
供能設計完成后,可以依據(jù)功能將SOC 劃分為若干功能模塊,并決定實現(xiàn)這些功能將要使用的IP 核。此階段將接影響了SOC 內(nèi)部的架構及各模塊間互動的訊號,及未來產(chǎn)品的可靠性。
決定模塊之后,可以用VHDL 或Verilog 等硬件描述語言實現(xiàn)各模塊的設計。接著,利用VHDL 或Verilog 的電路仿真器,對設計進行功能驗證(function simulation,或行為驗證 behavioral simulation)。
注意,這種功能仿真沒有考慮電路實際的延遲,但無法獲得精確的結果。
3.邏輯綜合
確定設計描述正確后,可以使用邏輯綜合工具(synthesizer)進行綜合。
綜合過程中,需要選擇適當?shù)倪壿嬈骷欤╨ogic cell library),作為合成邏輯電路時的參考依據(jù)。
硬件語言設計描述文件的編寫風格是決定綜合工具執(zhí)行效率的一個重要因素。事實上,綜合工具支持的HDL 語法均是有限的,一些過于抽象的語法只適于作為系統(tǒng)評估時的仿真模型,而不能被綜合工具接受。
邏輯綜合得到門級網(wǎng)表。
4.門級驗證(Gate-Level Netlist Verification)
門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認經(jīng)綜合后的電路是否符合功能需求,該工作一般利用門電路級驗證工具完成。
注意,此階段仿真需要考慮門電路的延遲。
5.布局和布線
布局指將設計好的功能模塊合理地安排在芯片上,規(guī)劃好它們的位置。布線則指完成各模塊之間互連的連線。
注意,各模塊之間的連線通常比較長,因此,產(chǎn)生的延遲會嚴重影響SOC的性能,尤其在0.25 微米制程以上,這種現(xiàn)象更為顯著。
目前,這一個行業(yè)仍然是中國的空缺,開設集成電路設計與集成系統(tǒng)專業(yè)的大學還比較少,其中師資較好的學校有 上海交通大學,哈爾濱工業(yè)大學,黑龍江大學、東南大學,西安電子科技大學,電子科技大學,哈爾濱理工大學,復旦大學,華東師范大學等。
這個領域已經(jīng)逐漸飽和,越來越有趨勢走上當年軟件行業(yè)的道路。
模擬集成電路設計的一般過程:
1.電路設計
依據(jù)電路功能完成電路的設計。
2.前仿真
電路功能的仿真,包括功耗,電流,電壓,溫度,壓擺幅,輸入輸出特性等參數(shù)的仿真。
3.版圖設計(Layout)
依據(jù)所設計的電路畫版圖。一般使用Cadence軟件。
4.后仿真
對所畫的版圖進行仿真,并與前仿真比較,若達不到要求需修改或重新設計版圖。
5.后續(xù)處理
將版圖文件生成GDSII文件交予Foundry流片。
內(nèi)容來自百科網(wǎng)